『科技头条』台积电详细介绍其5nm和3nm工艺节点 功率效率提高30%

台积电(TSMC)今天开始了其第26届技术研讨会活动，首先是对该即将推出的处理器技术的期待。该讨论了其5nm节点-N5和N5P，4nm N4节点和3nm N3节点，它们将在未来几年内投放市场。

N5节点已经投入量产，并且利用了EUV技术。与当前的N7节点相比，它有望将功耗降低30%或将性能提高15%，并将逻辑密度提高1.8倍。该工艺节点现已投入批量，因此在不久的将来看到基于该工艺节点的产品也就不足为奇了。

台积电还在开发一种增强型5nm节点N5P，并计划在2021年提高产量。与N5节点相比，这将使功耗降低10%或性能降低5%。这样设计该节点是为高性能应用程序。

N5的最大后继产品是T3的3nm节点N3，它将在2021年下半年进入风险阶段，并计划在2022年进入大批量。再次，这一过渡有望使电源效率比N5提高25%至30%，效果提高了10%到15%。台积电还计划在2021年下半年进行风险，并在2022年实现量产，这是一个4纳米节点N4，但对其性能改进的说法并不多。但是，它应该使从N5节点的迁移更加容易。

台积电并不是唯一一家将3nm节点推向市场的代工厂，三星表示已计划在2021年将其自己的3nm节点推向市场。台积电为其3nm节点坚持使用FinFET。

台积电显然也在寻求超越硅的可能性，因为它试图超越3nm节点。该没有指出任何具体计划，但提到了诸如纳米片和纳米线之类的技术，并表示除了硅以外，它还有其他一些材料可以使通道厚度小于1nm。当然，这些计划目前仍遥遥无期。

本文来源网络由诺记吧（www.nokibar.com)整理发布，转载文章系出于传递更多信息之目的，不希望被转载的可与我们联系，我们将立即进行删除处理。

未经允许不得转载：诺记吧 » 『科技头条』台积电详细介绍其5nm和3nm工艺节点 功率效率提高30%